Billede:Forskellige additionskredsloeb.jpg

Fra Wikipedia, den frie encyklopædi

• Billede
• Billedhistorik
• Billedehenvisninger

Diagrammer over:

1. Half-adder: Tager imod to 1-bit-tal, repræsenteret ved signalerne "A" og "B", og beregner summen "S" og et mente-signal "M".
2. Full-adder, som tager imod forrige ciffers evt. mente gennem "m"-indgangen, to "ciffer-signaler" A og B, og genererer et sum-signal "S" og en mente "M" til næste ciffer.
3. Parallel n-bit full-adder, som tager i mod to n-bit lange tal ("A₁"-"A_n" og "B₁"-"B_n"), og afleverer en n-bit lang sum ("S₁"-"S_n") og et mente-signal "M".

---

Jeg, skaberen af dette værk, giver hermed tilladelse til at kopiere, distribuere og/eller ændre dette dokument under betingelserne i GNU Free Documentation License, Version 1.2 eller enhver senere version udgivet af Free Software Foundation; uden invariante afsnit, forsidetekster, samt bagsidetekster. Bemærk også Generelle forbehold

Billedhistorik

Forklaring: (nuværende) = dette er det nuværende billede, (slet) = slet denne gamle version, (gendan) = gendan en gammel version.
Klik på en dato for at se billedet, som er lagt op den dag.

• (slet) (nuværende) 6. apr 2004 kl. 19:32 . . Peo (Diskussion | bidrag) . . 484×389 (18.899 bytes) (Diagrammer over half-adder, full-adder og parallel n-bit full-adder)

• Redigér denne fil med en ekstern editor

  Se setup instruktionerne for mere information.

Billedehenvisninger

De følgende sider henviser til dette billede:

• Additionskredsløb (digital elektronik)
• Billede:Forskellige additionskredsloeb.jpg