Bild:Aufbau CMOS-Chip 2000er.svg
aus Wikipedia, der freien Enzyklopädie
Aufbau_CMOS-Chip_2000er.svg (550 × 810 Pixel, Dateigröße: 84 KB, MIME-Typ: image/svg+xml)
[Bearbeiten] Beschreibung, Quelle
| Beschreibung |
Beispielhafter schematischer Aufbau eines CMOS-Chips, wie er Anfang der 2000er verwendet wird. Dagestellt werden LDD-MISFETs auf einem SOI-Siliciumsubstrat, fünf Metallisierungsebenen und ein Lotkontakt für die Flip-Chip-Kontaktierung. Außerdem sind die Arbeitsabschnitte FEOL (front-end of line), BEOL (back-end of line) sowie das Teile vom back-end bzw. packaging gekennzeichnet. |
|---|---|
| Quelle |
Diverse Uni-Skripte & Fachzeitschriftenartikel |
| Urheber |
Henrik Schumacher |
| Datum |
6.12.2006 |
| Zitat der Genehmigung des Urhebers für eine freie Lizenz | |
| Andere Versionen dieser Datei | |
| Anmerkungen |
[Bearbeiten] Lizenz
 |
Diese Datei wurde unter der GNU-Lizenz für freie Dokumentation veröffentlicht.
Es ist erlaubt, die Datei unter den Bedingungen der GNU-Lizenz für freie Dokumentation, Version 1.2 oder einer späteren Version, veröffentlicht von der Free Software Foundation, zu kopieren, zu verbreiten und/oder zu modifizieren. Es gibt keine unveränderlichen Abschnitte, keinen vorderen Umschlagtext und keinen hinteren Umschlagtext. |
Dateiversionen
Legende: (Aktuell) = Dies ist die aktuelle Datei, (Löschen) = lösche diese alte Version, (Zurücksetzen) = verwende wieder diese alte Version.
- (Löschen) (Aktuell) 17:09, 6. Dez. 2006 . . Cepheiden (Diskussion | Beiträge) . . 550 x 810 (86.527 Bytes) ({{Information |Beschreibung=Beispielhafter schematischer Aufbau eines CMOS-Chips, wie er Anfang der 2000er verwendet wird. Dagestellt werden LDD-MISFETs auf einem SOI-Siliciumsubstrat, fünf Metallisierungsebenen und ein L)
- Diese Datei mit einem externen Programm bearbeiten
Siehe die Installationsanweisungen für weitere Informationen
Dateiverweise
Die folgenden Artikel benutzen diese Datei:
