현장 프로그래머블 게이트 어레이

위키백과 ― 우리 모두의 백과사전.

알테라 사이클론2 현장 프로그래머블 게이트 어레이

현장 프로그래머블 게이트 어레이 (영어: field programmable gate array)는 프로그래머블 논리 요소와 프로그래머블 내부선이 포함된 반도체 소자이다. 줄여서 FPGA (한국어: 에프피지에이)라고도 한다. 프로그래머블 논리 요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복재하여 프로그래밍할 수 있다. 대부분의 현장 프로그래머블 게이트 어레이는 프로그래머블 논리 요소 (FPGA 식으로는 논리블럭이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리블럭으로된 메모리 요소도 포함하고 있다.

프로그램이 가능한 내부선 계층구조는 FPGA의 논리블럭을 시스템 설계자가 요구하는데로 단일칩 프로그래머블 빵판처럼 내부연결할 수 있다. 이 논리블럭과 내부선은 제조공정 이후에 소비자/설계자 (그러한 이유로 "현장 프로그래머블", 현장에서 프로그래머블라고 불림)에 의하여 프로그램할 수 있어서 필요되는 어떠한 논리기능이라고 수행한다.

현장 프로그래머블 게이트 어레이는 일반적으로 주문형 반도체 (ASIC) 대용품보다 느리고 복잡한 설계에 적용할 수 없으며 소비전력이 크다. 그러나 개발시간이 짧고, 오류수정을 현장에서 재프로그램할 수 있고, 초기 개발비가 저렴한것 처럼 몇가지 장점이 있다. 제조사는 설계이후에 수정할 수 없도록 할당된 덜 유연한 FPGA 버전으로 싸게 팔 수 있다. 이런 설계개발은 일반적인 FPGA에서 만들었고 좀더 ASIC와 비슷한 고정된 버젼으로 변경되었다. 복합 프로그래머블 논리 소자 (CPLD)는 또다른 대체품이다.

[편집] 역사

현장 프로그래머블 게이트 어레이의 역사적 근원은 1980년대초의 복합 프로그래머블 논리 소자 (CPLD)이다. 자일링스 공동 창립자인 로스 프리먼 (영어: Ross Freeman)은 1984년에 현장 프로그래머블 게이트 어레이를 발명하였다. 복합 프로그래머블 논리 소자와 상대적으로 프로그램되는 논리 요소가 많은 현장 프로그래머블 게이트 어레이가 있다. 복합 프로그래머블 논리 소자 논리 게이트의 범위는 수천에서 수만의 논리 게이트와 동등하지만, 현장 프로그래머블 게이트 어레이는 일반적으로 수만에서 수백만의 논리 게이트를 가지고 있다.

복합 프로그래머블 논리 소자와 현장 프로그래머블 게이트 어레이의 가장큰 차이점은 구조적인 차이이다. 복합 프로그래머블 논리 소자는 한개이상의 프로그램되는 상대적으로 적은수의 동기 레지스터를 제공하는 곱의 합 논리 어레이로 구성된 제한적인 구조이다. 이러한 것은 더 예측가능한 지연과 빠른 논리-내부선 속도의 이점과 덜 유연성이 있다. 반대로 현장 프로그래머블 게이트 어레이 구조는 내부선에 의하여 결정된다. 내부선은 현장 프로그래머블 게이트 어레이를 (내부적으로 동작하는 실제적인 설계범위의 기간에) 더 유연하고 설계에 더 복합적으로 만든다.

다음으로 큰 복합 프로그래머블 논리 소자와 현장 프로그래머블 게이트 어레이의 차이점은 대부분의 현장 프로그래머블 게이트 어레이는 높은수준의 내장 기능 (가산기와 곱셈기)과 내장 메모리가 존재여부이다. 연관된 중요한 다른점은 대부분의 현장 프로그래머블 게이트 어레이는 완전히 혹은 부분적으로 시스템상에서 재설정을 지원하며, 그들의 설계를 시스템 향상이나 시스템 동작의 일반적인 부분처럼 동적 재설졍하여 "직흥적으로" 변경하는것을 가능하게 한다. 어떤 현장 프로그래머블 게이트 어레이는 다른부분이 계속 동작하는 동안 소자의 일부분을 재프로그램하는 부분적 재설정의 기능을 가지고 있다.

[편집] 현대의 개발

최근 경향은 임베디드 프로세서와 완전한 "프로그래머블 칩의 시스템" 형태의 주변기기과 함께 전통적인 현장 프로그래머블 게이트 어레이의 논리블럭과 내부선을 조합하여 거친 구조적 접근에 나아가기위해 채택되었다. 예로 이런 하이브리드 기술은 자일링스 버텍스2 프로오 버텍스4 소자에서 한개이상의 파워피시 (영어: PowerPC) 프로세서가 현장 프로그래머블 게이트 어레이의 논리 구조에 내장되 있는것을 발견할 수 있다. 아트멜 FPSLIC는 이런 소자중 하나며, 아트멜의 프로그래머블 논리 구조와 조합되어 AVR 프로세서를 사용한다. 대체적 접근은 내부의 현장 프로그래머블 게이트 어레이에 유효하게한 논리 "소프트" 프로세서 코어의 사용을 만든다. 이런 코어들은 제 3자의 (상업용이거나 무료인) 프로세서 코어로 알려진, 자일링스 매크로블래이즈와 피코블래이즈, 알테라 나이오스와 나이오스2 프로세서, 오픈 소스 래티스미코32와 래티스미코8을 포함하고 있다. 중앙 처리 장치 구조가 주어진 하드 (내장된) 중앙 처리 장치 코어는 소프트코어 중앙 처리 장치보다 성능이 우월할 것이다. (예시: 중앙 처리 장치의 프로그래머블 논리 실행)

이전에 언급했듯이 대다수 현대의 현장 프로그래머블 게이트 어레스는 "동작 시간" 동안에 재프로그램할 수 있고, 리컨피규어블 컴퓨팅이나 즉시 태스크를 적용하도록 재설정하는 리컨퓨규어블 시스템 — 중앙 처리 장치의 아이디어를 이끌었다. 그러나, 현대의 현장 프로그래머블 게이트 어레이 도구는 이런 방법론을 완벽하게 지원하지 안는다.

덧붙여 지금은 비FPGA 구조가 나오기 시작했다. Stretch S5000같은 소프트웨어로 설정되는 마이크로프로세서는 하나의 칩에 프로세서 코어 어레이와 FPGA같은 프로그래머블 코어를 제공하는 것에 의하여 하이브리드 접근이 도입된다. (현장 프로그래머블 오브젝트 어레이 (영어: field programmable object array, FPOA) 같은) 다른 소자는 현장 프로그래머블 게이트 어레이의 논리블럭과 복합 프로세서 중간상태로 높은수준의 프로그래머블 오브젝트 어레이를 제공한다.

[편집] 응용

현장 프로그래머블 게이트 어레이의 응용으로 디지털 신호 프로세서 (DSP), 소프트웨어로 정의된 라디오, 우주과학과 방어 시스템, 주문형 반도체 (ASIC) 초기버전, 의료 영상, 컴퓨터 비전, 음성 인식, 암호학, 생물정보학, 컴퓨터 하드웨어 에뮬레이터와 성장하는 다른영역에 사용된다. 현장 프로그래머블 게이트 어레이는 복합 프로그래머블 논리 소자의 경쟁소자로 처음에 시작되었고, PCB에서 글루 논리의 비슷한 크기로 경쟁하였다. 용량 및 속도가 향상되어 어떤것은 완전한 칩의 시스템 (SOC)처럼 지금 판매되는 상황으로 더욱더 큰기능을 넘어서기 시작했다.

현장 프로그래머블 게이트 어레이는 어떤 영역이나 구조에 의하여 제공된 거대한 병행을 사용할 수 있는 알고리즘의 응용으로 특히 발견된다. 이런 영역중 하나는 암호해독 알고리즘의 특정한 폭력 공격 (영어: brute force attack)으로 암호해독기이다.

[편집] 구조

일반적인 기본 구조는 컨피규어블 논리 블럭 (영어: configurable logic blocks) 어레이와 라우팅 채널로 구성된다. 다중 I/O 패드는 한행의 높이나 한열의 너비에 적합할지도 모른다. 일반적으로 모든 라우팅 채널은 동일한 (전선수) 폭을 가지고 있다.

응용회로는 적합한 자원을 가지는 현장 프로그래머블 게이트 어레이를 반드시 맵핑해야한다.

일반적인 현장 프로그래머블 게이트 어레이의 논리 블럭은 아래에 보여지는것 처럼 4개의 입력 룩업 테이블 (영어: lookup table)과 플립플롭으로 구성된다.

논리 블럭

레지스터나 언레지스터 룩업 테이블이 가능한 하나의 출력만 있다. 논리 블럭은 룩업 테이블를 위한 4개의 입력과 클럭 입력이 있다. 클럭 신호 (와 높은 팬 아웃 신호)는 일반적으로 특별용도 전용 라우팅망을 통하여 연결되고 다른 신호는 분리하여 관리하기 때문이다.

이 예시구조로 현장 프로그래머블 게이트 어레이의 논리 플럭 핀위치는 아래와 같이 보여진다.

논리 블럭 핀위치

각 입력은 출력핀이 바로 연결된 채널과 논리 블럭을 통한 채널으로된 라우팅 전선을 연결할 수 있는동안에 논리 블럭의 한면으로 접근할 수 있다.

각 논리 블럭 출력핀은 이렇게 이웃한 채널에서 분활된 전선중 하나를 연결할 수 있다.

비슷하게 I/O 패드도 이렇게 이웃한 채널에서 분활된 전선중 하나를 연결할 수 있다. 예시로 칩의 맨위에 있는 I/O 패드는 바로 밑의 수평 채널에 있는 W 전선 (W는 채널 폭임)의 어떤것과 연결할 수 있다.

일반적으로 현장 프로그래머블 게이트 어레이의 라우팅은 분활되지 않는다. 각 전선의 분활은 스위치 상자로 차단되기 이전에 하나의 논리 블럭과 연결되어 있다. 스위치 상자 내부의 프로그래머블 스위치를 켜서 긴 라인을 구성할 수 있다. 고속의 내부선을 위해서 현장 프로그래머블 게이트 어레이의 구조는 다중의 논리 블럭과 연결된 긴 라우팅 라인을 사용한다.

어떤 수평 채널이나 수직 채널도 스위치 상자를 교차한다. 이 구조에서 전선이 스위치 상자로 들어갈 때 인접한 채널 분활에서 3개의 다른 전선을 연결할 수 있는 3개의 프로그래머블 스위치가 있다. 이 구조에서 사용되는 스위치의 패턴이나 위상은 평면이나 도메이기반의 스위치 상자 위상이다. 스위치 상자 위상에서 트랙 숫자 1의 전선은 인접한 채널 분활에 있는 트랙 숫자 1의 전선에만 연결되고, 트랙 숫자 2의 전선은 트랙 숫자 2의 다른전선에만 연결되며 이렇게 반복 연결된다. 아래의 그림은 스위치 상자에 있는 연결을 설명한다.

스위치 상자 위상

현대의 현장 프로그래머블 게이트 어레이 계열은 시리콘으로 고정된 높은 수준의 기능성을 포함하는 능력을 뛰어넘어서 발전하였다. 실리콘이 필요한 면적 감소로 내장된 이런 일반적인 기능을 지녔고 이런 기능은 초기 버전과 비교해서 향상된 속도를 동반하였다. 이런 예시로 곱셉기, 일반적인 DSP 블럭, 임베디드 프로세서, 고속 IO 논리, 임베디드 메모리를 포함하고 있다.

현장 프로그래머블 게이트 어레이는 이전 실리콘의 유효성, 이후 실리콘의 유효성, 펌웨어 개발을 포함하여 시스템 유효성 검사에 널리 사용되고 있다. 칩이 공장에서 생산되기 이전에 설계를 검증하는 칩 회사가 생겨서 개발시간이 짧아졌다.

[편집] FPGA 설계와 프로그래밍

현장 프로그래머블 게이트 어레이의 동작 정의를 위해서 사용자에게 하드웨어 기술 언어 (HDL)나 도면 설계를 제공하고 있다. 일반적인 하드웨어 기술 언어는 VHDL과 베릴로그가 있다. 전자설계 자동화 도구를 사용하면 기술적으로 맵핑된 넷리스트는 생성된다. 넷리스트는 배치와 배선라고 불리는 작업을 이용한 실제 현장 프로그래머블 게이트 어레이에 적합하게 할 수 있으며, 일반적으로 현장 프로그래머블 게이트 어레이 회사 자산 배치와 배선 소프트웨어로 수행한다. 사용자는 맵, 타이밍 분선을 통한 배치와 배선, 시뮬레이션, 다른 검증 방법록으로 검증할 것이다. 한번의 설계와 검증과정이 완료되면, (현장 프로그래머블 게이트 어레이 회사 자산 소프트웨어를 사용하여) 생성된 이진 파일은 현장 프로그래머블 게이트 어레이를 (재)설정하는데 사용된다.

어셈블리어의 동급으로 비교해서 하드웨어 기술 언어에서 설계의 복잡성을 감소시키는 경향으로 설계의 추상적인 수준으로 끌어올린다. 캐던시 디자인 시스템, 시놉시스, 셀록시카같은 회사들은 전통적인 하드웨어 기술 언어를 사용하여 가능한것보다 FPGA 설계 주기를 더 빠르게 가능한 병행 모델을 갖는 높은 수준 언어를 조합하는 방법으로 시스템C를 선전하였다. (라이브러리나 다른 확장이 되는 병렬 프로그래밍를 가지는) 표준 C나 C++ 기반의 접근은 맨터 그래픽스의 캐터펄트 C 도구나 임펄스 가속 기술의 임펄스 C 도구들이 발견된다. 아나폴리스 마이크로 시스템 (영어: Annapolis Micro Systems, Inc.)의 코어파이어 디자인 슈트는 높은 수준 설계 엔트리에 그림형태의 데이터흐름 접근을 제공한다. 시스템베릴로그, 시스템VHDL, (셀록시카로부터) 헨델 C같은 언어들은 동일한 목적을 성취하려고 추구하였지만 생산된 현재의 하드웨어 공학은 더 생산적인것과 생산된 FPGA는 현재의 소프트웨어 공학에 더 접근하는게 목적이다.

현장 프로그래머블 게이트 어레이에서 복장한 시스템의 설계를 간단히 하려고 설계 과정을 빠르게 검증하고 최적화한 미리 정의된 복잡한 기능과 회로의 라이브러리가 존재한다. 미리 정의된 회로는 일반적으로 “IP 코어”라고 불리고 (드물게 자유 라이선스와 일반적으로 사유 라이센스로 공개한) FPGA 제조사와 제 3의 IP 공급자 에 의하여 제공받을 수 있다. 다른 미리 정의된 회로는 (일반적으로 “자유 소프트웨어", GNU 일반 공중 사용 허가서, BSD 사용 허가서와 비슷한 라이선스로 공개한) 오픈코어와 다른 제공 커뮤니티같은 개발자 커뮤니티로부터 제공받을 수 있다.

일반적인 설계흐름에서 현장 프로그래머블 게이트 어레이 응용 개발자는 설계과정을 거치며 여러 단계에서 설계를 시뮬레이션 할 것이다. 초기에 VHDL이나 베릴로그로된 RTL 기술은 시스템을 시뮬레이션하고 결과를 관측하기위해 생성된 테스트밴치에 의하여 시뮬레이션한다. 그런다음 합성 엔진은 설계를 넷리스트에 맵핑한후 넷리스트는 게이트 수준 기술로 번역하며 시뮬레이션은 합성을 진행하는 중에 오류가 없는지 확인이 반복된다. 마지막으로 설계는 현장 프로그래머블 게이트 어레이에 배치하는 경우에 어떤 지점의 전달 지연은 추가될 수 있고 시뮬레이션은 이런값을 넷리스트에 기록하여 다시 실행한다.

[편집] 기본적인 제조기술 종류

에스램 - 정적 메모리 기술 기반. 시스템에서 프로그램과 리프로그램이 됨. 외부 부트소자가 필요함. 시모스.
안티퓨즈 - 한번만 프로그램이 됨. 시모스.
이피롬 - 소거 및 프로그램되는 읽기용 메모리 기술. 일반적으로 플라스틱 패키지의 제품은 한번만 프로그램이 됨. 창이있는 소자는 자외선 (UV)로 삭제할 수 있음. 시모스.
이이피롬 - 전기적소거 및 프로그램되는 읽기용 메모리 기술. 플라스틱 패키지라도 소거할 수 있음. 일부 EEPROM 소자는 시스템에서 프로그램할 수 있음. 시모스.
플래시 메모리 - 플래시소거 이이피롬 기술. 플라스틱 패키지라도 소거할 수 있음. 일부 플래시 소자는 시스템에서 프로그램할 수 있음. 일반적으로 플래시 셀은 동등한 이이피롬 셀보다 작고 제조비용이 저렴함. 시모스.
퓨즈 - 한번만 프로그램됨. 접합형.

[편집] FPGA 제조회사와 특징

2005년 후반에 현장 프로그래머블 게이트 어레이 시장은 2개의 주된 “일반용” FPGA 제조사와 제공된 특별한 능력으로 구별하는 몇개의 다른 용도로 거의 안정되었다.

자이링스와 알테라는 두개의 큰 FPGA 선도회사이다.
래티스 반도체는 에스램과 비휘발성을 가지는 플래시 기반 FPGA를 제공한다.
액텔은 안티퓨즈와 재프로그램되는 플래시 기반 FPGA가 있고, 신호가 혼합된 플래기 기반 FPGA도 제공한다.
아트멜은 자일링스 XC62xx처럼 미립자의 재설정되는 소자를 공급한다. 동일한 다이 (칩)의 FPGA 구조에 AVR 마이크로프로세서를 포함하고 있다.