RISC

จากวิกิพีเดีย สารานุกรมเสรี

บทความนี้มีชื่อเป็นภาษาอังกฤษ เนื่องจากยังไม่มีชื่อภาษาไทยที่กระชับ เหมาะสม หรือไม่รู้วิธีอ่านในภาษาไทย

Reduced Instruction Set Computing (RISC) เป็นไมโครโพรเซสเซอร์ชนิดหนึ่งที่มีชุดคำสั่งจำนวนไม่มากนัก ตรงข้ามกับ CISC (Complex Instruction SetComputer) คอมพิวเตอร์แบบ RISC สามารถกระทำการตามคำสั่งได้อย่างรวดเร็วมากเพราะคำสั่งจะสั้น นอกจากนั้นชิพแบบ RISC ยังผลิตได้ง่ายกว่าอีกด้วย (เนื่องจากใช้จำนวนทรานซิสเตอร์น้อยกว่า) ตัวอย่างชิพประเภทนี้ได้แก่ ARM, DEC Alpha, PA-RISC, SPARC, MIPS, และ PowerPC

RISC เป็นสถาปัตยกรรมคอมพิวเตอร์ที่นิยมใช้ในปัจจุบัน และยังมีแนวโน้มจะเพิ่มมากขึ้นเป็นลำดับในอนาคต ทั้งนี้เพราะการใช้สถาปัตยกรรมแบบนี้เป้นวิธีหนึ่งที่ทำให้คอมพิวเตอร์ทำงานเร็วขึ้น ปกติ หากพิจารณาจำนวนบิตที่เท่ากันระหว่างสถาปัตยกรรมคอมพิวเตอร์แบบ CISC กับ RISC แล้ว จะพบว่าคอมพิวเตอร์แบบ RISC จะเร็วกว่าแบบ CISC ประมาณ 3 เท่า หลักการอย่างง่ายของเครื่องคอมพิวเตอร์แบบ RISC คือ ออกแบบให้ซีพียู (CPU) ทำงานในวงรอบสัญญาณนาฬิกา (Cycle) ที่แน่นอน โดยพยายามลดจำนวนคำสั่งลงให้เหลือเป็นคำสั่งพื้นฐานมากที่สุด แล้วใช้หลักการไปป์ไลน์ (pipeline) คือ การทำงานแบบคู่ขนานชนิดเหลื่อมกัน (overlap) ปกติแล้วการทำงานใน 1 ชุดคำสั่งจะใช้เวลามากกว่า 1 วงรอบสัญญาณนาฬิกา (cycle) หากแต่การทำคำสั่งเหล่านั้นให้มีการทำงานในลักษณะเป็นแถว (pipe) และขนานกันด้วย จึงทำให้ได้ค่าเฉลี่ยโดยรวมของเวลาเป็นคำสั่งละหนึ่งวงรอบสัญญาณนาฬิกา (cycle) ตัวอย่างสถาปัตยกรรมแบบ RISC ได้แก่ mips รุ่น R 2000 ได้ออกแบบชุดคำสั่งไว้ชัดเจนว่ามีการทำงานแบบ 5 ขั้นตอน นั่นคือเป็นการทำงานแบบขนานถึง 5 ระดับด้วยกัน