IA-64
aus Wikipedia, der freien Enzyklopädie
IA-64 (Intel Architecture-64) ist eine 64-Bit-Architektur und Befehlssatz von Intel für die Prozessorgenerationen Itanium und Itanium 2. IA-64 ist im Gegensatz zu AMD64 von AMD nur noch sehr eingeschränkt abwärtskompatibel zum IA-32-Befehlssatz von x86-Prozessoren.
[Bearbeiten] Funktionsweise
Das Design basiert auf einem Konzept mit dem Namen Explicitly Parallel Instruction Computing (EPIC), das dem althergebrachten VLIW (Very Long Instruction Word) ähnelt, jedoch eine Reihe von Verbesserungen enthält. Bei EPIC werden die Prozessorbefehle, die keine Abhängigkeiten haben und daher parallel ausgeführt werden können, anhand vordefinierter Muster in Instruction Groups aufgeteilt und so an den Prozessor weitergegeben, der dann anhand seiner eigenen Fähigkeiten entscheiden kann, wie viele der theoretisch möglichen Instruktionsgruppen tatsächlich parallel ausgeführt werden. Die Idee dahinter ist, dass bereits der Compiler feststellt, wie viel Parallelität möglich ist und dies entsprechend im Programmcode festhält, und der Prozessor die Pipelines später optimal auslasten kann, je nach dem, wie viele Anweisungen er tatsächlich parallel ausführen kann.
Die Architektur versucht, die Wartezeiten auf dem Speicher zu verringern, indem für jeden Datentyp eine große Zahl Register auf dem Prozessor vorhanden ist. So gibt es 128 64-Bit-Register für ganzzahlige Berechnungen, sowie 128 82-Bit-Register speziell für Gleitkomma-Daten. Dies erlaubt, mehr Informationen in den Registern zu halten, anstatt jedesmal den langsamen Weg über Cache oder Arbeitsspeicher zu beschreiten, wenn Daten benötigt werden.
Die Architektur verfügt weiterhin über einen großen Befehlssatz mit teilweise hoher Komplexität. So gibt es unter Anderem besondere Prozessorbefehle für Multimedia- und aufwändige Gleitkomma-Operationen.
Immer wenn ein Funktionsaufruf passiert, muss ein Prozessor alle gegenwärtigen Registerinhalte in den Stack schreiben und sie nach Beendigung wieder zurück holen. Dies verursacht lange Wartezeiten und bremst den Programmfluss aus. Das IA-64-Design reduziert diese Latenz, indem diese Stack-Operationen auf den Registern selbst ausgeführt werden. Die so genannte Register Stack Engine (RSE) behandelt die Fälle, in denen die Register und der Speicher synchronisiert werden müssen.
