Phase-Locked Loop
Da Wikipedia, l'enciclopedia libera.
Il Phase Locked Loop (PLL), in italiano anello ad aggancio di fase, è un circuito elettronico progettato per generare un'onda di una specifica frequenza, sincronizzata con un'onda di valore diverso, fornita in ingresso.
Un PLL utilizza generalmente tre moduli:
- oscillatore controllato in tensione (VCO)
- divisore di frequenza (modulo presente quando si usa il PLL come moltiplicatore di frequenza)
- comparatore di fase
Il funzionamento è il seguente:
il segnale in ingresso, cioè quello che condizionerà il funzionamento del VCO, viene inserito nel comparatore di fase, che ne identifica il fronte di salita dell'onda; il VCO viene posto in oscillazione libera (free-wheel o volano) ad un valore prossimo a quello che sarà il suo valore di lavoro. Un divisore programmabile ricava un segnale sottomultiplo di quello generato dal VCO e lo applica ad un secondo ingresso del comparatore. L'uscita del comparatore sarà una tensione continua che controllerà il VCO, mantenendone la frequenza rigorosamente agganciata in fase con il segnale entrante.
Nei sistemi che necessitano di una precisione particolarmente elevata, il comparatore è sostituito da un ADC, che converte alternativamente il segnale in ingresso e quello generato dal VCO, caricandone i valori numerici in registri di memoria; la comparazione avviene quindi per via digitale ed il risultato viene passato ad un DAC, che controlla il funzionamento del VCO.
