ASIC
出典: フリー百科事典『ウィキペディア（Wikipedia）』
ASIC (Application Specific Integrated Circuit) とは、特定の用途向けの集積回路の総称である。デジタル回路が一般的であるが、1990年代後半より、アナログ回路も製作されるようになった。
主に大量生産される機器に使用される。
目次 |
[編集] プログラマブルロジックデバイスや標準ロジックICなどとの比較
- 動作速度が向上する。
- 実装面積が小型化できる。
- 消費電力が小さくなる。
[編集] 課題
- 少量生産では、製造用のマスクなどの製作のため、1個当たりの費用が高くなる。
- 設計が難しく、失敗した場合のやり直しの費用・時間が非常に大きい。設計変更の多い機器には、本質的に不向きである。
- 製造工程に時間がかかり、納期が長い。
[編集] 分類
- ゲートアレイ (gate array):
- 基本となる論理回路（ゲート回路）を一面に敷き詰めた「下地」を予め製造しておき、個別品種向けの配線層のみ注文に応じて作りこんで製品とする。配線層の製造工程だけで済むため製造期間が短く、下地は大量に製造するためコスト的に有利。反面、標準ゲートの組み合わせで回路を構成するため集積度・性能は劣る。
- セルベース (cell base):
- 設計済みの機能ブロックを配置し、それ以外の個別ロジック回路とこれらの間の配線層を作りこんで製品とする。集積度・性能ともゲートアレイより有利だが、下地から作る分製造期間・コストは不利。
- エンベッデドアレイ (embedded array):
- ゲートアレイの下地の一部の代わりに、設計済みの機能ブロックを埋め込み、残りのロジックはゲートアレイ部分を利用して配線するもの。ゲートアレイとセルベースの折衷型である。
- スタンダードセル (standard cell):
- 上記3種を総称する場合、セルベースICを指す場合など集積回路ベンダによって使い方が異なる。
- ストラクチャードASIC
- 開発期間を短縮するために、ゲートアレイの下地に加えSRAMやクロック用PLL、入出力インターフェースなどの汎用機能ブロックを予め組み込み、最小限の個別設計で対応できるようにしたもの。クロック分配回路などは製造者側で専用配線層を用いて配線するなど、ユーザの設計負担を減らす工夫が見られる。各ベンダで提供する機能はかなり異なる。
[編集] ASICの設計方法
ASICと呼ばれるLSIは、Verilog HDL又は、VHDLと呼ばれるハードウェア記述言語が開発されると、これらを用いて設計することが主流となった。 これらの言語は、回路情報を電子的に扱い、LSI開発効率を向上するために開発された言語である。 旧来のASIC開発では、AND,OR,NOT,FF等の論理回路記号を回路図ベースで組み合わせて設計していた。(スケマティック/ゲートレベル) しかし、現在のVerilog HDLによるRTL記述では、組み合わせ回路の論理と順序回路のタイミング/条件を記述するだけでよく、ゲートレベルに比べ抽象度の高い記述が可能になったことにより、設計の開発効率が向上した。 また、RTL記述の回路はそのままでは実際のLSIの回路に適用できないため、ゲートレベルに変換する論理合成プログラム(例：Synopsys社製DesignCompiler等)を使用する。
[編集] 主な用途
通信帯域の増加と通信量の増加から高速処理を要求される、ネットワーク通信機器などに特に利用されている。ルータ、L3～L7スイッチ、ファイヤーウォール、負荷分散（SLB/NLB）装置、パケット処理装置などで、ASICが良く利用されている。他にもコンピュータ用の3DグラフィックスレンダリングエンジンとなるLSIなどにも一部利用されており、コンピュータを扱う人々には非常に身近な存在となっている。
