Programovatelné hradlové pole
Z Wikipedie, otevřené encyklopedie
Programovatelné hradlové pole (většinou se používá zkrácený termín hradlové pole) nebo také PLD (zkr. programmable logic device) je elektronická součástka používaná pro vytváření digitálních obvodů. Narozdíl od hradel, registrů a jiných digitálních obvodů není funkce zařízení tohoto druhu v době výroby ještě definovaná. Než může být PLD použito, musí být nejprve naprogramováno.
[editovat] ROM ve funkci hradlového pole
Před vynálezem hradlových polí se pro volně programovatelnou kombinační logiku používaly nevolatilní paměti typu ROM (tj. PROM, EPROM, EEPROM, …), což však sebou neslo několik nevýhod:
- nižší rychlost
- nedefinovatelný přechod mezi dvěma stavy (tzv. hazardy)
- vyšší spotřeba
- vyšší zabudovaný prostor
[editovat] Typy programovatelných hradlových polí
Nejjednodušší obvody GAL a PAL dovolují především o úsporu místa, větší pružnost a zjednodušení návrhu plošných spojů náhradou několika klasických obvodů, často se programují v patici pomocí speciálního zařízení - programátoru.
Na obvody CPLD (komplexní programovatelná hradlová pole) se můžeme dívat jako na spojení více obvodů GAL nebo PAL, které jsou vzájemně propojeny programovatelnými propojovacími poli. Současné obvody CPLD již mohou nahradit několi tisíc nebo i několik set tisíc logických hradel. Protože programování obvodů s několika sty vývody vkládáním do speciálního programátoru by bylo krajně nepraktické, CPLD se většinou programují pomocí vyhrazeného rozhraní (např. JTAG) až poté co jsou zapájeny do desky plošných spojů.
Jinou alternativou jsou obvody FPGA (on Field Programmable Gate Arrays - na místě programovatelné logické obvody). Od CPLD se liší v tom, že po zapnutí napájení musí být jejich konfigurace vždy znovu nahrána např. z paměti EEPROM nebo FLASH. Pokud je tato paměť jejich součástí, programují se po zapájení podobně jako složitější CPLD. Větší FPGA většinou neobsahují paměť EEPROM/FLASH a po zapnutí napájení je nutné je vždy znovu nakonfigurovat (takže jejich funkce narozdíl od CPLD není okamžitě dostupná).
Velká programovatelná hradlová pole dnes umožňují i implementaci komplikovaných procesorů.
[editovat] Alternativy programovatelných hradlových polí
Pro zařízení vyráběná ve velkých sériích, kde hraje velkou roli cena a spotřeba a nepředpokládá se dodatečná změna funkce se hradlová pole často nahrazují zákaznickými obvody ASIC - což mohou být např. hradlová pole s propojkami napevno napařenými již od výroby.
