SPARC

Na Galipedia, a wikipedia en galego.

SPARC (Scalable Processor ARChitecture) é unha arquitectura RISC big-endian. É dicir, unha arquitectura cun conxunto reducido de instruccións.

Foi orixinalmente deseñada por Sun Microsystems no 1985, basase nos deseños RISC I e II da Universidade de California en Berkeley que foron definidos entre os anos 1980 e 1982.

A empresa Sun Microsystems diseñou esta arquitectura e a licencenzou a outros fabricantes como Texas Instruments, Cypress Semiconductor, Fujitsu, LSI Logic entre outros.

SPARC é a primera arquitectura RISC aberta e como tal as especificacións de deseño están publicadas, así outros fabricantes de microprocesadores poden implementar o seu propio deseño.

Unha das ideas innovadoras desta arquitectura é a ventá de rexistros que permite facer fácilmente compiladores de alto rendemento e unha significativa reducción de memoria nas instruccións load/restore en relación con outras arquitecturas RISC. As ventaxas aprecianse sobre todo en programas grandes.

A cpu SPARC esta composta dunha unidade enteira (IU) "Integer Unit" que procesa a execución básica e unha unidade de punto flotante (FPU) "Floating-Point Unit" que executa as operacións e cálculos de reais. A IU e a FPU poden ou non estar integradas no mismo chip.

Aínda que non é unha parte formal da arquitectura, as computadoras basadas en sistemas SPARC de Sun Microsystems teñen unha unidade de manexo de memoria (MMU) e un gran caché de direccións virtuales (para instruccións e datos) que están dispostos periféricamente sobre un bus de datos e direccións de 32 bits.

[editar] Principais características

• Utilizar ventás de rexistros.

• 32 rexistros de enteiros de 32 bits.

• 16 rexistros de punto flotante de 64 bits (para o caso de doble precisión) que se poden utilizar como 32 rexistros de 32 bits (para precisión simple).

• Modos de direccionamiento:

- Inmediato, (constantes de 13 bits). - Directo, (offset de 13 bits). - Indirecto, (rexistro + offset de 13 bits o rexistro + rexistro).

• Utiliza instruccións retardadas (saltos, load e store ).

• Manexo de memoria:

- Espazo virtual de 4 Gigabytes. - Unidade de manexo de memoria (MMU) que traballa con páxinas de tamaño configurable.

[editar] Implementacións

SPARC:

• Primeira xeneración liberada en 1987.
• Frecuencias de reloxo de 16 a 50 Mhz.
• Deseño escalar.

SUPER SPARC:

• Segunda xeneración liberada en 1992.
• Frecuencias de reloxo de 33 a 50 Mhz.
• Deseño super escalar.

ULTRA SPARC II:

• Lanzado a mediados de 1996.
• Arquitectura super escalar de 4 etapas e de 64 bits.
• Cinco unidades de punto flotante.
• Velocidades entre 250 e 300 Mhz.