ดี ฟลิปฟลอป
จากวิกิพีเดีย สารานุกรมเสรี
ดี ฟลิปฟลอป เป็นฟลิปฟลอปประเภทที่ถูกนำมาใช้มากกว่าระบบอื่น ในระบบคอมพิวเตอร์ฟลิปฟลอปแต่ละตัวจะเก็บข้อมูลได้ 1 บิต การใช้งานของ D ฟลิปฟลอปโดยทั่วไปจะมี 2 ประเภท คือ
(1) ใช้เป็นตัวเก็บค่าข้อมูล เรียกว่า (Data-latch) ข้อมูลจะถูกเก็บใว้จนกว่าจะมีพัลส์ลูกใหม่เข้ามาและจะคงค่าข้อมูลไว้แม้ว่าข้อมูลที่ อินพุตเข้าไปจะเปลี่ยนแปลงกลับไปกลับมา
(2) ใช้ในการหน่วงสัญญาณ โดยสัญญาณที่เข้ามาใน ดี ฟลิปฟลอปจะไม่ถูกส่งไปทางเอาต์พุตและจะต้องรอสัญญาณพัลส์อีกหนึ่งลูกที่เข้ามา
แผนภาพบล็อกของ D Flip-flop แสดงการทำงานขอบขาขึ้นและขาลงตามลำดับ
ฟลิปฟลอปจะมีสัญญาณเข้า 2 อินพุต คือ อินพุตข้อมูล(D) และ อินพุตควบคุม(G) โดยถ้าหากให้ G เป็นลอจิก" 1" และให้ G ได้รับสัญญาณลอจิก "1" จะทำให้เอาต์พุต Q เป็น "1" และ ฟลิปฟลอปจะแลตซ์ค่านี้ตลอดจนกว่าอินพุต D จะมีค่าใหม่เข้ามาทางขา G อีกครั้ง
ภาพลักษณะการทำงานของ D flip-flop
เวลาการตรวจสอบเงื่อนไข จะสั้นกว่าแลตซ์ที่ทำงานตลอดช่วงที่ EN เป็น 1 เนื่องจากการทำงานของฟลิปฟลอปนั้นจะทำงานที่ขอบนาฬิกา
ภาพสัญญาณนาฬิกา
ฟลิปฟลอปแบบกระตุ้นด้วยขอบสัญญาณ
การกระตุ้นของสัญญาณฟลิปฟลอปจะเป็นการกระตุ้นด้วยระดับแรงดัน ที่เรียกว่า Level Trigger บางครั้งฟลิปฟลอปจะทำงาน ในช่วงเวลาสั้นๆ โดยฟลิปฟลอปจะเปลี่ยนสถานะเมื่อสัญญาณควบคุมเปลี่ยนลอจิก "0" เป็นลอจิก "1" เรียกว่าการกระตุ้นด้วยอบขาขึ้น หรือ ถ้าเมื่อสัญญาณนาฬิกาเปลี่ยนจากลอจิก"1" เป็นลอจิก "0" เรียกว่า การกระตุ้นด้วยขอบขาลง โดยฟลิปฟลอปประเภทนี้จะนิยมใช้ในวงลิจิกที่ต้องการความเร็วสูงในระบบคอมพิวเตอร์
Timing diagram การคิดแบบ delay คือการที่ Q มันจะไม่เปลี่ยนแปลงโดยทันทีสัญญาณขาขึ้นจะผ่านไปได้ระยะหนึ่งก่อน
หน้าที่ฟลิปฟลอปจะถูกกระตุ้น
ภาพการตรวจสอบค่า D ที่คิดแบบ delay
การเปลี่ยนสถานะของ D flip-flop
เมื่อได้รับอินพุตต่างๆโดยเรียงตามลำดับเวลาการได้รับอินพุต D ฟลิปฟลอปจะถูกกระตุ้นผลก็คือเอาต์พุตจะเปลี่ยนตามอินพุตแต่ช่วงเวลาอื่นๆ D flip-flop จะคงค่าเดิมไว้โดยเรียงลำดับเวลาการได้รับอินพุต ในช่วงเวลา t2และ t10
ดี ฟลิปฟลอป เป็นบทความที่ยังไม่สมบูรณ์ ต้องการตรวจสอบ เพิ่มเนื้อหา หรือเพิ่มแหล่งอ้างอิง คุณสามารถช่วยเพิ่มเติมหรือแก้ไข เพื่อให้สมบูรณ์มากขึ้น ข้อมูลเกี่ยวกับ ดี ฟลิปฟลอป ในภาษาอื่น อาจสามารถหาอ่านได้จากเมนู ภาษาอื่น ด้านซ้ายมือ |