Sockel 5
aus Wikipedia, der freien Enzyklopädie
| Sockel 5 | |
|---|---|
 |
|
| Spezifikationen | |
| Einführung: | Zur CeBit 1994 |
| Bauart: | SPGA-ZIF |
| Kontakte: | 320 |
| Busprotokoll: | eigenes, Intel hat nie eine Bezeichnung eingeführt |
| Bustakt (FSB): | 50 MHz, 60 MHz, 66 MHz |
| Betriebsspannung: | variable Spannung von 3,1 bis 3,6 V |
| Prozessoren: | Intel Pentium (75 - 133 MHz) Intel Pentium Overdrive (125 - 166 MHz) Intel Pentium Overdrive MMX (125 - 200 MHz) AMD K5 (PR75 - PR200) IDT WinChip (180 - 200 MHz) IDT WinChip-2 (200 - 240 MHz) IDT WinChip-2a (233 MHz) und kompatible |
| Dieser Artikel ist Teil der CPU-Sockel-Reihe | |
Der Sockel 5 ist der Nachfolger des Sockel 4. Er ist gedacht für frühe Pentium-Prozessoren vom Typ P54C. Spätere Versionen des P54C und der Nachfolger P55C nutzen hingegen den, in seiner Urform zum Sockel 5 weitgehend kompatiblen Sockel 7, welcher auch alle für den Sockel 5 vorgesehenen CPUs aufnehmen konnte.
Das Busprotokoll des Sockel 5 gleicht in weiten Teilen dem des Sockel 4. Die hinzugekommenen Anschlüsse betreffen ausschließlich das vereinfachte Dual-Processing, den nun in die CPU intergrierten Advanced Programmable Interrupt Controller – APIC genannt – und die Stromsparmodi des neuen Pentium-Typs. Weggefallen sind hingegen ein paar unwichtigere oder in der Praxis kaum genutzte Anschlüsse des ersten Pentium-Typs P5. Darüber hinaus hat Intel aus Gründen der Leistungsaufnahme die Spannungsversorgung beim Sockel 5 auf etwa 3.3 Volt – abhängig von der verwendeteten CPU – gesenkt. Dementsprechend haben sich auch die logischen Signalpegel verändert, das Signal-Timing entspricht aber weiterhin weitgehend dem des Sockel 4.
Ein neuer Pin, der BF-Pin, gestattet beim Sockel 5 darüberhinaus das Einstellen verschiedener Taktverhältnisse zwischen Prozessorbus und Prozessorkern. Viele Sockel-5-Hauptplatinen erlauben das Setzen dieses Pins über einen Jumper, BF- oder BF0-Jumper genannt. Die ersten P54C-Pentium liefen nur mit einem Bustakt:Kerntakt-Verhältnis von 2:3, spätere (Pentium-120/-133) dann mit einem Verhältnis von 1:2. Mit dem BF0-Jumper konnte man dann schon beim Pentium-120/-133 zwischen diesen beiden Verhältnissen wählen.
Der Sockel 5 wurde recht bald durch den, in seiner Urform praktisch funktionsgleichen Sockel 7 abgelöst, der statt eines BF-Jumpers derer zwei, später sogar drei besaß. So war – je nach eingesetzter CPU – das Einstellen von bis zu vier oder gar acht unterschiedlichen Bustakt:Kerntakt-Verhältnissen möglich.
Unverständlich ist, dass Intel zwischen Sockel 5 und Sockel 7 zunächst überhaupt unterschieden hat. Funktional bestand anfangs zwischen beiden ein weitaus geringerer Unterschied, als zwischen dem frühen und dem späten, für den Pentium MMX vorgesehenen Sockel-7-Typ.
Der Sockel 5 ist – wie der Sockel 7 – ein ZIF-Sockel für Staggered-Pin-Grid-Array-Layout (SPGA), d.h. die Kontaktreihen sind versetzt angeordnet, um eine höhere Packungsdichte zu erreichen.
