ΔΣ変調

出典: フリー百科事典『ウィキペディア（Wikipedia）』

ΔΣ変調 (デルタシグマへんちょう) は、アナログ信号やPCMデジタル信号を1bitのビット列へと変換するAD変換 (ADC) 及びDA変換 (DAC) の手法のひとつである。ノイズシェーピング効果によって高い原信号の再現性を持つ。ΣΔ変調 （シグマデルタへんちょう）とも呼ぶ。

逐次変換方式等に比べ、高次オーバーサンプリングを行うため、アンチエリアシングフィルタの設計が楽である、ゼロクロス歪みがなく直線性に優れている、調整箇所が少ない等大きな利点がある。

44.1kHzや48kHz、64fs（64倍オーバーサンプリングの意）の1bitΔΣADCはDAT録音機等に広く用いられたが、通常はΔΣ変調器の出力をデジタルローパスフィルタとデシメーションフィルタによってPCM信号に変換して用いる。DACとしても極めて広く用いられ、この場合は出力の後にローパスフィルタを置くと音声信号を取りだせる。ノイズシェイピングにより量子化雑音は高域に追い出されているので、ローパスフィルタはそれ程急峻なものを必要としない。

入り口も出口もΔΣ変調するなら、わざわざPCM信号に置き換えずそのまま伝送すれば特性が良くなる。その理屈から生まれた新しい高音質フォーマットであるSuper Audio CDに用いられるDSDは、1bit 64fs (2822.4kHz)ΔΣ変調信号を直接記録する方式である。

[編集] 原理

ΔΣ変調の原理。積分回路と量子化誤差のフィードバック回路からなる。ここでは量子化器は簡単のため1と-1のどちらかを出力するとしている。実際には量子化器のビット幅は1とは限らない。

この回路が安定になるのは、入力の積分と比較器の出力の積分（それぞれの一定時間帯での平均値と思ってよい）が一致するときで、両者に差がある場合は比較器が1ないしは-1を出す頻度が変化して差を打ち消そうとする。従って、この回路は入力信号の大きさによってパルス頻度を変化させるパルス密度変調を実現している。

この回路はまた、ノイズシェイパーも兼ねている。積分後に比較器を通るため、高域信号に比べ低域信号に対する追従性が高く、また量子化誤差が積分されず直接信号にフィードバックされるのでΔ変調に比べ急激な信号の変化に対する応答が速い。

入力としてアナログ信号を入れるとADC、PCMデジタル信号を入れるとDACとして動作する。後者の場合、積分器、加算器はデジタルドメインで構成することができる。

最も基本的な回路では積分器、遅延回路ともZ^-1、すなわち一つ前のサンプルを利用する。

[編集] ノイズシェーピング効果

微分器と積分器で構成されるΔΣ変調は、その微分特性により量子化雑音について一種のハイパスフィルタの役割を果たす。

このことにより、量子化ノイズは高周波成分へとシフトするノイズシェーピング効果が起こる。（リニアPCM方式では量子化ノイズは周波数によらず等しく平均的に存在する。）この高周波への量子化ノイズのシフトにより、低周波帯域では量子化ノイズが少なくなる。ナイキスト周波数を高い周波数としていた場合、それと比較して可聴帯域が低周波となる。そのとき、高周波にシフトした量子化ノイズをローパスフィルタを用いて除去することで、量子化ノイズの少ない原信号の復元が可能となる。

ノイズシェイパーはマルチビット方式でも用いられるが、ΔΣ方式は極めて高い次数のオーバーサンプリングを行うことと、方式自体にノイズシェイパーとしての機能が備わっている点が特徴である。64fs 1bit ΔΣADCで16bit並みの信号対雑音比が得られることが知られている。