Static Wikipedia February 2008 (no images)

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - bcl - be - be_x_old - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - co - cr - crh - cs - csb - cu - cv - cy - da - de - diq - dsb - dv - dz - ee - el - eml - en - eo - es - et - eu - ext - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gan - gd - gl - glk - gn - got - gu - gv - ha - hak - haw - he - hi - hif - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kaa - kab - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mdf - mg - mh - mi - mk - ml - mn - mo - mr - mt - mus - my - myv - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - quality - rm - rmy - rn - ro - roa_rup - roa_tara - ru - rw - sa - sah - sc - scn - sco - sd - se - sg - sh - si - simple - sk - sl - sm - sn - so - sr - srn - ss - st - stq - su - sv - sw - szl - ta - te - tet - tg - th - ti - tk - tl - tlh - tn - to - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu

Web Analytics
Cookie Policy Terms and Conditions Intel Core 2 - Wikipedia

Intel Core 2

aus Wikipedia, der freien Enzyklopädie

Intel Core 2 Duo E6600 „Conroe“
Intel Core 2 Duo E6600 „Conroe“

Intel Core 2 ist der Name einer Familie von 64-Bit-Prozessoren des Herstellers Intel. Diese CPUs basieren auf der Intel-Core-Mikroarchitektur und sind die Nachfolger der Intel Pentium 4- / Pentium D-CPUs im Desktop-Segment und der Pentium M- / Intel Core-CPUs im Mobilbereich. Die Workstation- und Server-Variante (Codename Woodcrest) des Core 2 verkauft Intel dagegen wie üblich als Intel Xeon. Die Core 2 Familie von Mehrkernprozessoren umfasst sowohl 2-Kern- (Core 2 Duo), als auch 4-Kern-Modelle (Core 2 Quad).

Inhaltsverzeichnis

[Bearbeiten] Namensgebung

Die Variante für den Massenmarkt mit zwei CPU-Kernen (Dual-Core-Prozessor) wird Core 2 Duo genannt, mit vier Kernen Core 2 Quad. Intel bezeichnet die Modelle für den High-End-Markt in der Tradition der Extreme Edition-Modelle als Core 2 Extreme. Dabei werden die Variante mit zwei Prozessorkernen als E + Modellnummer (z. B. E6600), die Extreme-Edition Zweikerner als X + Modellnummer (z. B. X6800), die mit vier Kernen als Q + Modellnummer (z. B. Q6600), die Extreme-Edition Vierkerner als QX + Modellnummer (z. B. QX6700) und die mobile Version als T + Modellnummer (z. B. T7200) verkauft.

[Bearbeiten] Architektur

Im Gegensatz zu Intels bisherigen Desktop- und Server-Prozessoren auf Basis der NetBurst-Architektur setzt der Core 2 auf Intels neue, weitestgehend Pentium M-basierte Core-Mikroarchitektur. Diese unterscheidet sich von der NetBurst-Architektur neben der deutlich geringeren elektrischen Leistungsaufnahme vor allem durch die drastisch verkürzte Pipeline. Dies verringert zwar die mögliche Maximalfrequenz, dafür steigt die Leistung bei gleicher Taktfrequenz, so dass die neuen Prozessoren bis zu 40 % mehr leisten.

Neben der verkürzten Pipeline sind diese Leistungssteigerungen aber auch auf verschiedene Verbesserungen an den Recheneinheiten des Core 2 zurückzuführen. Die verbesserten und teilweise neu eingeführten Vektoroperationen benötigen nur noch einen Taktzyklus – halb so viel wie bisher – und mittels Macro-OP Fusion kann der Befehlsdecoder aus Addition und Multiplikation eine einzelne MAC-Funktion generieren. Laut Intel soll von letztgenannter Optimierung im Durchschnitt jeder zehnte Befehl profitieren.

Ferner wurden Stromsparfunktionen der Vorgänger Pentium M und Intel Core übernommen. Neben der dynamischen Anpassung von Takt und Betriebsspannung können viele Teile der CPU bei Nichtgebrauch abgeschaltet werden, um Energie zu sparen. In Verbindung mit der allgemein geringeren Leistungsaufnahme der neuen Core-Mikroarchitektur, aber auch den geringeren Taktraten, macht das den Core 2 zu einer der Energie-effizientesten Prozessorentwicklungen überhaupt. Auf der Webseite der Firma Intel befindet sich eine Flash-Animation, die die zugrundeliegende Microarchitektur erklärt [1].

[Bearbeiten] Entwicklung

[Bearbeiten] Conroe

Conroe ist ein in 65 nm gefertigter Dual-Core-Prozessor für den Sockel 775 (Desktop) und der erste Vertreter der neuen Prozessor-Generation. Er verfügt über 4 MB L2-Cache. Modelle mit nur 2 MB L2-Cache (2 MB dann deaktiviert) wurden ebenfalls verkauft, werden aber seit Ende 2006 durch Prozessoren mit Allendale-Kern ersetzt.

[Bearbeiten] Allendale

Allendale ähnelt dem Conroe, verfügt aber nur über 2 MB L2-Cache. Prozessoren mit Allendale-Kern sind erst seit Ende 2006 verfügbar und nicht wie oft irrtümlich angenommen bereits seit Mitte 2006.

[Bearbeiten] Merom

Unter dem Namen Merom werden die Mobilprozessoren auf Basis des Conroe-Kerns geführt. Die CPUs sind im Großen und Ganzen identisch, bedienen aber unterschiedliche Zielmärkte und unterscheiden sich in der maximalen Verlustleistung. Der Merom wird daher zwar unter dem gleichen Namen, aber mit anderen Modellnummer-Prefixen angeboten. Bemerkenswert ist, dass der Merom Intels erste Mobilprozessor-CPU ist, in der die von AMD übernommene 64-Bit-Erweiterung Intel 64 realisiert wurde.

[Bearbeiten] Kentsfield

Der Codename Kentsfield bezeichnet einen Prozessor der Core 2 Familie mit vier Prozessorkernen (Quad-Core Mehrkernprozessor). Genauso wie die entsprechende Xeon-Version (Codename Clovertown) ist der Kentsfield ein Zusammenschluss zweier normaler Dual-Core-Dice (in diesem Fall Conroe) in einem CPU-Package. Aus diesem Grund besitzt der Prozessor zweimal einen L2-Cache mit einer Größe von 4 MB. Diese Bauweise erleichtert die Produktion des Prozessors und ist schneller umsetzbar. Ein Prozessor, der die vier Kerne auf einem einzigen Die unterbringt, würde dagegen den Entwurf eines komplett neuen Prozessor-Designs erfordern und ist erst für Ende 2007 geplant.

[Bearbeiten] Zukunft

Intel kündigte an, dass die Zahl der Kerne weiter stark steigen wird. Es wird am High-End eine Verdopplung der Core-Zahl alle 18 bis 24 Monate angestrebt. Bei einer Präsentation Ende Oktober 2006 in München wurde für 2009 ein Prozessor mit 32 physikalischen Kernen mit jeweils 4 Hyperthreading-Einheiten in Aussicht gestellt. [2] [3]

Weiterhin sind diverse abgespeckte Versionen der momentanen Core-2-Prozessoren geplant, unter anderem auch Single-Core-Prozessoren, die das Angebot nach unten abrunden sollen und die momentan noch existierenden Celeron- und Pentium 4-Prozessoren ersetzen sollen.

In naher Zukunft sind Versionen der bisher erschienenen Typen mit einem von 1066 auf 1333 Megahertz erhöhten Frontsidebus angekündigt.

[Bearbeiten] Modelldaten Core 2 Duo

[Bearbeiten] Conroe

Doppelkernprozessor (Dual-Core)

  • L1-Cache: Je Kern 32 + 32 KB (Daten + Instruktionen)
  • L2-Cache: 4.096 KB mit Prozessortakt
  • MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, IVT
  • Sockel 775 (läuft aber nur auf neuen Mainboards), AGTL+ mit 266 oder 333 MHz FSB (quadpumped: FSB1066 oder FSB1333)
  • Betriebsspannung (VCore): 0.850V-1.3525V
  • Verlustleistung (TDP): 65 W
  • Erscheinungsdatum: 27. Juli 2006
  • Fertigungstechnik: 65 nm
  • Die-Größe: 143 mm² bei 291 Millionen Transistoren
  • Taktraten: 1,8 bis 2,66 GHz
  • Modellnummern:
    • E6600: 2,40 GHz
    • E6700: 2,66 GHz

[Bearbeiten] Allendale

Hinweis: Stepping B2 ist Conroe-2048 (Hälfte des L2-Cache deaktiviert)

Doppelkernprozessor (Dual-Core)

  • L1-Cache: Je Kern 32 + 32 KB (Daten + Instruktionen)
  • L2-Cache: 2.048 kB mit Prozessortakt
  • MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, IVT (nicht bei E4300)
  • Sockel 775, AGTL+ mit 200 oder 266 MHz FSB (quadpumped: FSB800 oder FSB1066)
  • Betriebsspannung (VCore): 0.850V - 1.3525V
  • Verlustleistung (TDP): 65 W
  • Erscheinungsdatum: Ende 2006 bzw. Anfang 2007
  • Fertigungstechnik: 65 nm
  • Die-Größe:
    • Allendale: 111 mm² bei 167 Millionen Transistoren
    • Conroe-2048: 143 mm² bei 291 Millionen Transistoren
  • Taktraten: 1,80 bis 2,13 GHz
  • Modellnummern:
    • FSB800:
      • E4200: 1,60 GHz
      • E4300: 1,80 GHz
    • FSB1066:
      • E6300: 1,86 GHz
      • E6400: 2,13 GHz

[Bearbeiten] Merom

Doppelkernprozessor (Dual-Core), Mobilprozessor

  • L1-Cache: Je Kern 32 + 32 KB (Daten + Instruktionen)
  • L2-Cache: 4.096 KB oder 2.048 KB mit Prozessortakt
  • MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, IVT (alle außer T5200, T5300, T5500)
  • Sockel 479, AGTL+ mit 133 und 166 MHz FSB (quadpumped: FSB 533 und FSB 667)
  • Betriebsspannung (VCore): 1,0375 - 1,30 V
  • Verlustleistung (TDP): 34 W
  • Erscheinungsdatum: 27. Juli 2006
  • Fertigungstechnik: 65 nm
  • Die-Größe: 111/143 mm² (je nach Cache-Größe)
  • Taktraten: 1,60 bis 2,33 GHz
  • Modellnummern:
    • 133 MHz FSB
      • T5200: 1,60 GHz (2 MB L2-Cache)
      • T5300: 1,73 GHz (2 MB L2-Cache)
    • 166 MHz FSB
      • T5500: 1,67 GHz (2 MB L2-Cache)
      • T5600: 1,83 GHz (2 MB L2-Cache)
      • T7200: 2,00 GHz (4 MB L2-Cache)
      • T7400: 2,16 GHz (4 MB L2-Cache)
      • T7600: 2,33 GHz (4 MB L2-Cache)
      • L7200: 1,33 GHz (4 MB L2-Cache) LV
      • L7400: 1,50 GHz (4 MB L2-Cache) LV

[Bearbeiten] Modelldaten Core 2 Quad

[Bearbeiten] Kentsfield

Vierkernprozessor (Quad-Core)

  • L1-Cache: Je Kern 32 + 32 KB (Daten + Instruktionen)
  • L2-Cache: Zweimal 4.096 KB mit Prozessortakt (siehe Text oben)
  • MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, IVT
  • Sockel 775, AGTL+ mit 266 MHz FSB (quadpumped: FSB1066)
  • Betriebsspannung (VCore): 0.850V-1.3525V
  • Leistungsaufnahme (TDP): 105 W
  • Erscheinungsdatum: 8. Januar 2007
  • Fertigungstechnik: 65 nm
  • Die-Größe: Zweimal 143 mm² bei jeweils 291 Millionen Transistoren
  • Taktraten: 2,40 GHz
  • Modellnummern:
    • Q6600: 2,40 GHz

[Bearbeiten] Modelldaten Core 2 Extreme

[Bearbeiten] Conroe

Doppelkernprozessor (Dual-Core)

  • L1-Cache: Je Kern 32 + 32 KB (Daten + Instruktionen)
  • L2-Cache: 4.096 KB mit Prozessortakt
  • MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, IVT
  • Sockel 775, AGTL+ mit 266 MHz FSB (quadpumped: FSB1066)
  • Betriebsspannung (VCore): 0.850V-1.3525V
  • Leistungsaufnahme (TDP): 75 W
  • Erscheinungsdatum: 27. Juli 2006
  • Fertigungstechnik: 65 nm
  • Die-Größe: 143 mm² bei 291 Millionen Transistoren
  • Taktraten: 2,93 GHz
  • Modellnummern:
    • X6800: 2,93 GHz

[Bearbeiten] Kentsfield

Vierkernprozessor (Quad-Core)

  • L1-Cache: Je Kern 32 + 32 KB (Daten + Instruktionen)
  • L2-Cache: Zweimal 4.096 KB mit Prozessortakt (siehe Text oben)
  • MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, IVT
  • Sockel 775, AGTL+ mit 266 MHz FSB (quadpumped: FSB1066)
  • Betriebsspannung (VCore): 0.850V-1.3525V
  • Leistungsaufnahme (TDP): 130 W
  • Erscheinungsdatum: 2. November 2006
  • Fertigungstechnik: 65 nm
  • Die-Größe: Zweimal 143 mm² bei jeweils 291 Millionen Transistoren
  • Taktraten: 2,66 GHz
  • Modellnummern:
    • QX6700: 2,66 GHz

[Bearbeiten] Siehe auch

[Bearbeiten] Logo

Die Logos der neuen Prozessorgeneration von Intel: [1] [2] [3]

[Bearbeiten] Weblinks

[Bearbeiten] Einzelnachweise

  1. Demonstration der Core-Mikroarchitektur
  2. Artikel auf winfuture.de
  3. Heise-Online: 80-Kern CPU-Prototyp gezeigt
Static Wikipedia 2008 (no images)

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - bcl - be - be_x_old - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - co - cr - crh - cs - csb - cu - cv - cy - da - de - diq - dsb - dv - dz - ee - el - eml - en - eo - es - et - eu - ext - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gan - gd - gl - glk - gn - got - gu - gv - ha - hak - haw - he - hi - hif - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kaa - kab - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mdf - mg - mh - mi - mk - ml - mn - mo - mr - mt - mus - my - myv - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - quality - rm - rmy - rn - ro - roa_rup - roa_tara - ru - rw - sa - sah - sc - scn - sco - sd - se - sg - sh - si - simple - sk - sl - sm - sn - so - sr - srn - ss - st - stq - su - sv - sw - szl - ta - te - tet - tg - th - ti - tk - tl - tlh - tn - to - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu -

Static Wikipedia 2007 (no images)

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - bcl - be - be_x_old - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - co - cr - crh - cs - csb - cu - cv - cy - da - de - diq - dsb - dv - dz - ee - el - eml - en - eo - es - et - eu - ext - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gan - gd - gl - glk - gn - got - gu - gv - ha - hak - haw - he - hi - hif - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kaa - kab - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mdf - mg - mh - mi - mk - ml - mn - mo - mr - mt - mus - my - myv - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - quality - rm - rmy - rn - ro - roa_rup - roa_tara - ru - rw - sa - sah - sc - scn - sco - sd - se - sg - sh - si - simple - sk - sl - sm - sn - so - sr - srn - ss - st - stq - su - sv - sw - szl - ta - te - tet - tg - th - ti - tk - tl - tlh - tn - to - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu -

Static Wikipedia 2006 (no images)

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - bcl - be - be_x_old - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - co - cr - crh - cs - csb - cu - cv - cy - da - de - diq - dsb - dv - dz - ee - el - eml - eo - es - et - eu - ext - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gan - gd - gl - glk - gn - got - gu - gv - ha - hak - haw - he - hi - hif - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kaa - kab - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mdf - mg - mh - mi - mk - ml - mn - mo - mr - mt - mus - my - myv - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - quality - rm - rmy - rn - ro - roa_rup - roa_tara - ru - rw - sa - sah - sc - scn - sco - sd - se - sg - sh - si - simple - sk - sl - sm - sn - so - sr - srn - ss - st - stq - su - sv - sw - szl - ta - te - tet - tg - th - ti - tk - tl - tlh - tn - to - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu