汎用京速計算機
出典: フリー百科事典『ウィキペディア（Wikipedia）』
汎用京速計算機（はんようけいそくけいさんき）とは、日本の文部科学省の主導で産官学によって進められている、次世代スーパーコンピュータ開発の国家プロジェクトの名称である。
目次 |
[編集] 概要
理論演算性能10ペタフロップス（＝1京フロップス）を目標に進められており、2010年度頃を目処に完成及び運用を目指している。現在の技術進歩のトレンドから予測すると、10ペタフロップスは2010年頃に達成可能となることから、この性能目標値が定められている。
このプロジェクトの最大の目的は、「NLS(National Leadership Supercomputer)※となる計算機の構築による次世代技術の習得」「プロジェクトを通じた計算機科学分野の人材育成」とされている。 2006年4月現在、ユーザー・ヒアリングが進められており、どの分野について重点的に研究を進めるかが調整されている段階である。
またこのプロジェクトでは、過去の国家プロジェクトの反省点を踏まえ、より実効性の高い研究開発を目指している。主な反省点としては、
-
- システムは構築されたが、想定以下の利用者しか利用しなかった
- システムを作りっぱなしで利用アプリケーションを計画していなかった
- プロジェクトの意義自体に大きな矛盾を抱え込んでいた(第五世代コンピュータ計画)
- 利権の絡むハードウェア選定や箱物行政という結果に終わってしまった（Σプロジェクト）
- 新産業の創出につながらなかった(地球シミュレータ計画、Σプロジェクト、第五世代コンピュータ計画)
等が挙げられている。[要出典]
このプロジェクトに関しても、汎用性の重視に傾いていることから、特定領域の課題を解決するための計算機開発ではなく、超巨艦主義的で効率が悪い、との指摘もある。一方で、特定領域への特化を行うと、想定されるユーザを限定してしまい幅広い分野での活用が促進されない、として汎用的なシステムを望む声も、産官学において存在する。
※：NLS及びNISに関しては、スーパーコンピュータのその他補足事項に詳しい。
[編集] 研究開発の目標
このプロジェクトでは、計算機開発だけにとどめず、開発後はCOEとして、世界の英知を結集して、教育研究を通じた世界最高水準の人材育成を目指している、という文書も作成されている。現在、沖縄振興策として進められている「先端科学技術大学院大学（仮称・準備中）」のように、世界最高水準の教育センターとして活動する予定、としている文書もある[要出典]。
[編集] 研究開発の目的
汎用京速計算機の研究開発では、"日本の持つコンピュータ開発・製造技術を結集するとともに、産官学全体としての連携をより強固にし、学術機関から産業界へフィードバックできる基礎研究成果や人材の供給を行うことを目的としている"、ともされている。
[編集] 現況
現在の概念設計段階では、それぞれの専門分野から得意技術を持ち寄り要素技術の開発が進められているところである。
- ソフトウエア（OS、ミドルウェア、アプリケーションソフトウエア）等の設計・研究開発
- ハードウエア（計算機システム及び超高速インターコネクション）の設計・研究開発
- 「先端計算科学技術センター（仮称）の最適立地・運用に関する調査研究
2006年10月現在、ハードウェアの概要設計案が検討されており、日本のベンダ３社がそれぞれ提案した"叩き台"の基本構成案を元に、元々提案内容が近い日立とNECの基本案を合わせた修正統合案と富士通による独自案、の計2つの構成案による検討が進められている。
2007年3月28日、神戸市中央区のポートアイランド内に立地されることが決定。
[編集] 各要素系の予定
2002年（平成15年）度には、既に関連要素技術の先行研究開発が開始されており、それらは次の通り。
[編集] ソフトウエア系
| PHASE | 大テーマ | 時期 | テーマ | 目的の詳細 | 課題 | 備 考 |
|---|---|---|---|---|---|---|
| PHASE_1 | グリッドミドルウェア | 平成15年度～平成22年度 | 遠隔利用と外部接続支援 | 各地に散在するHPC間の連携基盤の提供 | 個別に構築されたシステム間の連携(効率とバランスの考慮) | 一部は、既にSuperSINETやTSUBAME、Super Cluster、Bio Grid等で実現済み。今後、国際連携に向けた国際標準化等の様々な課題解決に向けた実験や検証計画の方向性とコンセンサスの生成が必要 |
| PHASE_2 | 異機種統合ソフトウエア | 平成18年度～平成22年度 | 異なるアーキテクチャーのシステムを統合するフレームワークの開発 | 各地に散在する実験装置、データベース、スーパーコンピュータをどこからでも活用可能なユビキタス研究開発環境の構築 | アーキテクチャーの違うコンピュータ群を接続するための、共通ライブラリ等の構築。 | 米国にて構築中のNLS等との間でも情報交換を進めている。将来的には、三極全体で相互利用可能な環境を目指している。 |
| PHASE_3 | グランドチャレンジアプリケーション（NAREGI） | 平成15年度～平成22年度 | 次世代ナノ統合シミュレーションの研究開発 | 次世代ナノ統合シミュレーションとは、ナノ新材料・新機能（新半導体材料等）(※)を創出するなど、最先端の知的ものづくりを支援するために、ナノ材料系全体シミュレーション基盤ソフトウエアの研究開発を行う。 | ナノ材料の物理的特性を生かしたシミュレーションソフトウエアの開発。材料工学、量子力学等の分野の学際連携。 | 新半導体材料のみならず、生体機能分子や様々な産業用機能分子等のシミュレーション技術が望まれている。なぜならば、これらの素材が新しい産業に与える影響が大きいためである。 |
| 平成18年度～平成24年度 | 次世代生命体統合シミュレーションの研究開発 | 次世代生命体統合シミュレーションとは、テーラメイド医療・創薬等を実現するために、遺伝子レベルからたんぱく質レベル、さらには細胞レベル、そして臓器機能レベルに至るまで人体スケールの個々の要素から全体に至るまで人間系を最適に解析可能な総合シミュレーション基盤の研究開発を行う。 | ゲノム工学からたんぱく質工学へ、さらにその先にある機能工学を目指した研究。 | ゲノム創薬や高度な外科手術（遠隔手術）、遠隔診断等を支援するソフトウエア開発。さらには、人体の構成要素全体をシミュレーションする統合シミュレーション環境の構築。 | ||
| PHASE_4 | マルチスケール・マルチフィジックス系全体のシミュレーション | 平成17年度～平成19年度 | 革新的シミュレーションソフトウエアの研究開発 | 連続体や離散系にかかわらずスケールの異なる物理現象を対象とした、統一したシミュレーション環境とフレームワークを開発することが目標 | 各スケール毎に最適化された、境界解析手法、熱力学解析等を組み込んだライブラリ群と、それを活用するためのツール群。 | ナノテクノロジー分野、エンジニアリング分野(※1)、ライフサイエンス分野、防災分野等である。この成果は、事業化も視野にいれて最終段階に向けて基礎研究が終わろうとしている。 |
| 平成18年度～平成23年度 | 次世代高精度・高分解能シミュレーションの開発 | 複数の現象が相互に影響しあうようなマルチスケール・マルチフィジックス現象(※2)の解析を実現する効率的な計算手順を確立し、複雑な工業製品の設計・開発などの先端シミュレーション技術の開発が目的。 | アット・スケール、フェムト・スケール、ナノスケールからメートル・スケール、天文単位、パーセク・スケール、メガ・パーセクスケールまで、観測・観察データとの整合性を取るモデル計算手法の開発 | 理学・工学・医科学等の理科学全体の学際研究分野 |
(※)ナノ分野における最大の課題としては、目的もしくは目標とする機能を得るために、どのような構造が一番望ましいのかを見つけるために試行錯誤を減らすためのシミュレーションである。なぜならば、これまでこの分野においては、機能と構造の間の相関関係から見出すのではなく、ヒューリスティック（試行錯誤）な方法によって新しい分子構造が見出されてきたためである。
(※1)天文学や物理学分野からの課題としては、現在進められているALMAプロジェクトや重力波検出、さらには、次世代核融合実証炉等における炉設計、高エネルギー物理分野においては、次世代加速器の内部反応予測シミュレーション、地球科学分野における様々な可視化シミュレーション（具体的には断層モデルの可視化等）、気象学的には中長期予報のためのシミュレーション分野の拡充等が要望として上がってきている。当然のことであるが、宇宙航空分野においては、人工衛星の機能設計や国際宇宙ステーションにおけるシミュレーション、将来の月への基地建設、有人火星探査におけるリスクシミュレーション等の分野からの要望も生じている。
(※2)マルチスケール・マルチフィジックス現象とは、例えばトンネル効果のようにある閾値を超えた箇所において、それまで絶縁体であったものが、突然導体に変わる等の現象を指す。自然現象では良く見られ、雪崩、超伝導、相転移、カオス現象などが例として挙げられる。
[編集] ハードウエア系
| PHASE | 大テーマ | 時期 | テーマ | 目的の詳細 | 課題 | 備 考 |
|---|---|---|---|---|---|---|
| PHASE_1 | 次世代HPC用ハードウェア研究開発 | 平成17年度～平成19年度 | システムインターコネクト技術の研究開発 | 大型システム内の内部結合をより高速により効率的に行う仕組みであるインターコネクト技術において、次世代HPCにて使用可能なレベルまでのより高速化と省電力化を目標とする。 | スカラ分散、ベクトル分散型にかかわらず、相互に接続されたシステム全体のデータ通信の最適化及び半導体設計・製造技術の確立。 | 同期設計の場合、半導体のダイ（パッケージを含めるとチップ）や半導体を乗せる基板の設計は、光の速度に依存するクロック数を上げると、その大きさをより極小化しなければならないという問題があり、これを克服するために、電子の高速移動が可能な半導体の開発と光技術の活用等が求められている。 |
| 内部結合IP化による実効効率最適化方式 | システム内部の機能要素にIPアドレスを与え、それぞれの機能要素のリソースをモニタリングすることによって、最適なジョブ分割を行いスレッドを機能要素(※)に送り込む技術の開発 | ダイナミックアルゴリズムやスタティックデータフロー技術の確立 | IPv6やダイナミックIP等の技術が活用される予定。 | |||
| 低電力高速デバイス・回路技術・論理方式 | 将来予測される45nmプロセスの半導体を実現するために必要な技術開発を行うことが目的。 | 安定した3次元集積回路や45nmプロセスを達成するために必要とされる、半導体製造技術の確立。 | ポストシリコン(※1)、非同期設計(※2）、量子論理(※3）等の基礎的研究開発を進めることが重要であるとの認識から研究開発が進められている。なお、一部の研究開発はCOEプログラムとして採択済み。 | |||
| CPU・メモリ間光配線技術 | 将来予測される量子コンピュータや既存のコンピュータのCPUとメモリ間において、直接光結合を行うことによって、帯域損失の少ない高速の通信を可能にする光インターコネクション技術開発を行うことが目標。 | PE内部に光インターコネクションを設けるための設計・製造技術の確立 | 現在、大型機等において512ビットのマシーンが出現し、内部バスは1024～2048ビットにも達しており、バスへの配線が増えるために小型化にはつながらない。コンピュータを小型化する事は、省電力性向上と高性能化を図るには必須であり、配線を減らすための光インターコネクション技術の研究開発が行われている。 | |||
| PHASE_2 | 通信・演算情報の爆発的増大に備える超低消費電力技術の創出 | 平成17年度～平成23年度 | 次世代の汎用高速計算機構築に向けて、消費電力あたりの処理性能を100倍から1000倍にする超低消費電力技術の確立のための基礎研究 | 既存の技術においてもトランジスター数で2.5億を超えており、将来は3億から6億にも達する。この時、半導体の温度がベース材料の融点に達する予測もある。この過酷な条件を乗り越え、次世代の計算機技術である新たな素子製造基盤を確立するための超薄膜半導体デバイスや光量子デバイス、さらには高温超伝導を含む新規デバイス構築技術の確立が目標とされる。 | 新規デバイス技術。現在、有力視されているのは、高温超伝導、ポストシリコン。量子コンピューターは、次次世代以降の確立予定。 | このテーマでは、現在進められているシミュレーション技術、半導体プロセス技術、高温超伝導技術等の多観点から研究開発を行い、超低消費電力デバイスの研究開発が行われる予定。なお、薄膜超伝導や量子干渉素子等で培われた超微細構造加工技術や量子状態を観測できる量子ホログラフィック顕微鏡等も活用する予定。 |
(※）機能要素とは、CPU及びローカルメモリを含めた機能単位のこと。これをPE(Processor Element）と呼ぶ。なお、GRAPEシリーズ、Transputer、コネクションマシーン等の設計で行われたローカルメモリを含まない純粋なPEも存在すれば、PACSシリーズやBlue Geneのようなローカルメモリを含むPEも存在する。(ローカルメモリ：CPU等に内蔵されたキャッシュメモリとは異なる一般的メモリのこと）
(※1)ポストシリコンとは、カーボンナノチューブトランジスタやナノワイヤレストランジスタなどのことを指す。将来的は、高温超伝導素子等もあげられるが、まだまだ周辺技術も含めて未完成のため、将来の課題となっている。
(※2)回路技術として同期・非同期混在設計などが挙げられている。これらの回路技術とソフトウエア技術（コンパイラ等）を上手に組み合わせることが課題。
(※3)論理方式として同期・非同期混在設計があり、同期式論理はほぼ完成の領域にあるが、非同期式論理は、まだまだ未完成であるため、この分野の研究開発を完成に結びつけるための研究開発が進められている。なお、量子論理に関しては、基礎的研究の段階である。
[編集] 全体スケジュール
以下の予定表は、2006年初頭現在のスケジュール表である。
| PHASE | 時期 | 項目 | 備考 |
|---|---|---|---|
| 設計 | 平成18年度～平成19年度 | ユーザーヒアリング、性能見積、ハードウエアの仕様検討 | 仕様項目の洗い出し、目標性能を達成するための性能見積もり、複数のハードウエアの仕様検討 |
| 実装技術の製造と評価 | 平成20年度～平成21年度 | 回路設計、LSI化、基板製作、試作機組み立て、評価 | 開発ベンダーの選定、回路設計、試作機（最高性能の10％～50％程度の機種構築）の構築 |
| 実機製作 | 平成21年度～平成22年度 | システム全体の製作、特定処理計算加速部の完成→性能評価 | 試作機を元にした特定処理計算加速部(※1)の完成、LINPACKによる性能評価 |
| システム強化 | 平成23年度～平成24年度 | 大規模計算処理部(※2)と逐次処理計算処理部(※3)のシステム強化→総合評価 | 試作機において製作した大規模計算処理部と逐次処理部（現在の予定ではベクトル型とスカラー型混在の見込み。大規模ベクトル型と大規模スカラー型の混在に関しては技術的挑戦となるため、ベンダー間での調整が行われると思われる。）のPE数を増やすことで、システムの強化を行う（数値風洞シミュレータと同じ手法）。この頃までには新たな性能評価の指標値における議論が決するため、新基準に基づく性能評価を行う予定。 |
(※1)特定処理計算加速部とは、ある特定のアルゴリズムをハードウエアに置き換えることによって、演算効率を上げる仕組みのこと。具体的には、計算要素をPE連鎖によるパイプラインに置き換えることで、計算処理を加速させる計算処理装置のこと。
(※2)大規模計算処理部とは、これまで通りの大規模スカラー演算が可能な計算処理装置のこと。よって、この部分に関しては、仮想ベクトル処理が行われる予定である。
(※3)逐次計算処理部とは、リアルタイム計算を可能にする計算処理装置のこと。特に、ハードウエア・コンテキストスイッチ等の処理を高速化することによって、スカラー型計算の効率を高め、通常の計算処理を行う計算機構のこと。
(※4)ベクトル・スカラー混在型の場合には、浮動小数点計算部と10進計算部の結合型では例がある。スーパーコンピュータ技術史にも記載があるように、スーパーコンピュータは、浮動小数点部を独立させ、計算サービスを行う専用プロセッサとして提供されてきた経緯から踏まえても普通のことである。しかしながら、浮動小数点専用機単体として、ベクトル・スカラー混在型の設計は数多くの解決するべき課題に直面すると思われる（特にソフトウエア開発や相互システムを繋ぐネットワーク等に関して）。アーキテクチャの異なるコンピュータを同期させるためには、マスタークロックを用いる方法が主流になると思われる。また、システム間での協調システムとして、非同期設計技術が用いられるものと思われる。
[編集] 参考資料
[編集] 関連項目
[編集] 外部リンク
カテゴリ: 現在進行 | 出典を必要とする記事 | 文部科学省 | スーパーコンピュータ | 計算科学
