VIA C3

出典: フリー百科事典『ウィキペディア（Wikipedia）』

C3（シー・スリー）は、VIA Technologiesが開発したパーソナルコンピュータ用x86 アーキテクチャのCPUである。C3はかつてCyrix III（サイリックス・スリー）という名で販売されていたが、C3・CyrixIIIともにWinChip C6のメーカーであるCentaur Technologyの設計をベースとしている。VIAはIDTからCentaurを買収した。C7（シー・セブン）はC3の派生品である。

[編集] Centaurコア

VIAが買収したWinChip (Centaur) コアはL2キャッシュがなく、浮動小数点数演算装置 (FPU) は半分のクロック周波数で動作していた。そのため、コア全体のパフォーマンスはひどく低かった。ただ一つの利点は、非常に小さいダイサイズと少ないトランジスタ数のために製造コストが低い程度であった。

[編集] Nehemiahコア

当時、VIAのマーケティング部門は C5X に加えられた大きな変更を十分伝えていなかったが、C5X Nehemiah（ネヘミヤまたはニアマイ）はCentaur派生コアにとって本当に画期的な製品であった。MMXへの不完全な互換性や、コアの半分の速度しかないFPUなど、Winchipコアの設計を改善した。パイプライン処理のステージ数も12から16に増やされ、クロック速度も向上した。しかし、たった133MHzで動作するSocket 370のフロントサイドバスをいまだにベースとしていた。

VIAはまたこの時、このチップの小ささや安さ、低消費電力の特性を、組み込みシステム市場からの要求に完全に適合させたものだと明らかにしている。この考えから後に、VIAは組み込みシステム市場に対して魅力的となるような機能を追加することに注力することになった。例えば、C5XL Nehemiah に対してVIAは以下のような機能を採用している。

2つのハードウェア乱数発生器（これらの発生器はVIAのマーケティング部門の資料では「量子ベース」と間違って呼ばれている。発生器の詳細な解説では、乱数の元は量子的振る舞いではなく温度であるとはっきり書かれている)。

C5P Nehemiah では、さらに以下の拡張が施された。

ハードウェアAES暗号処理による高いパフォーマンス
ダイサイズ47mm²のBGAパッケージ

NehemiahベースのC3をベースにノートパソコン向け製品としてAntaur（アンター）が用意された。これは1GHzのクロックで動作し、TDPは11Wである。のちにC3-M（シー・スリー・エム）に改名されている。

[編集] ロードマップの変更

VIAによると、C3は2003年にインテル Pentium 4のクローンとも言えるC4（シー・フォー）に置き換えられるはずだった。2004年 8月、VIAはネーミングのポリシーを変更し、すべてのプロセッサをC3ないし後述のC7で置き換え、モバイル用には「M」を末尾につけるとアナウンスした。C5P Nehemiah はいまやC3プロセッサとして出荷され、たいていは1.2GHzで売られている。一時VIAのロードマップは、2003年第4四半期までにC4をベースとしてクロックを3GHzまで高速化すると予告していた。また、C3のnanoBGAパッケージは、ほんの15mm²しかないがために、それ専用のマザーボードを小規模なメーカーが設計するのに問題があったので、製造中止になってしまった。

[編集] VIA C7

C7（シー・セブン）は実績のあるC3コアに多くの改良を施した派生品である。この改良には、アメリカニューヨーク州東フィッシュキルにあるIBM 半導体部門によって開発された90nmのSOI製造プロセスへの移行も含んでいる。設計はテキサス州オースティンにある、わずか85人の技術者からなる旧Centaurチームが担当した。

C7は公式には2005年 5月に出荷開始となっていたが、市場調査によると、量産品はその時には出荷していなかった。2006年5月にVIAとインテルとのクロスライセンスの期限が切れたが更新されなかった。これは、2006年5月31日にはC3の出荷を終了しなければならなかったからである。またこれにより、VIAはSocket370に対する製品化の権利を失った。

販売されているC7には3つの主なバージョンがある。

デスクトップパソコン用 - C7 (1.5GHz ~ 2.0GHz)。FCPGAパッケージ。FSB 400、533、800MHz
ノートパソコン・組み込みシステム用 - C7-M (1.5GHz ~ 2.0GHz)。NanoBGA2。21mm²パッケージ。FSB 400MHz。
ノートパソコン・組み込みシステム用超低電圧版 - C7-M (1.0GHz ~ 1.5GHz)。NanoBGA2。21mm²パッケージ。FSB 400MHz。

C7は以下の新しい機能を持つ。

クロック周波数2GHzにして20W以下の低TDP。それに対して、インテルDothanコアの2.0GHz Pentium Mでは、21W (FSB 400MHz) ないし27W (FSB 533MHz) のTDPである。
L2キャッシュは64KBから128KBに増え、C3では16ウェイセットアソシアティブだったのがC7では32ウェイセットアソシアティブに増加。
VIAはC7バスは物理的にはPentium MのSocket479パッケージをベースとしているが、法的侵害を避けるためにIntelのAGTL+ Quad Pump式バスの代わりに独自の信号形式のVIA V4バスを使用している、とVIAは発表している。評論家たちは同じマザーボードにPentiumMとC7両方を指すことができることに気づいた。これは報道によればVIAのFlexi-Bus technologyによるもので、CPUを自動判別するものだとしている。
Twin Turboテクノロジーは2つのPLLから構成され、一つが高速なクロックで動作し、もう一方が低速なクロックで動作している。これによりプロセッサのクロックをたった1クロックで調整できる。これはインテルのSpeedStep テクノロジと比べて非常に速く、より高度な電力管理ができる。
拡張命令であるSSE2とSSE3をサポート。
バッファオーバーフローの低減やウィルス攻撃に対する防御としてNXビットを導入。
SHA-1とSHA-256のハードウェアレベルでサポート。
公開鍵暗号のために32Kまでの鍵サイズをサポートするMontgomery乗算をハードウェアレベルでサポート。

[編集] CoreFusion

CoreFusion（コアフュージョン）は、C3プロセッサとS3 Graphicsが開発したGPUを集積したノースブリッジを、一つのチップ上に統合したものである。パフォーマンス的に優れているというわけではないが、サイズや重量、消費電力に非常に敏感な製品に対して提供されている。John CoreFusionはこのC7版であり、2006年後半を予定している。

[編集] プロセッサ表

Processor	周波数 (MHz)	FSB (MHz)	L1 キャッシュ (KiB)	L2 キャッシュ (KiB)	FPU 動作周波数	パイプラインステージ数	Max TDP (W)	コア電圧 (V)	製造プロセス (nm)
C3A (Samuel)	500-667	100/133	128	0	50%	12	8.5	1.9-2.0	180 Al
C3B (Samuel2)	700-800	100/133	128	64	50%	12	12	1.6-1.65	150 Al
C3C (Ezra-T)	800-950	100/133	128	64	50%	12	15	1.35	150/130 Al
C3M (Ezra-T)	800-950	100/133	128	64	50%	12	15	1.35	150/130 Cu
C3N (Ezra-T)	800-950	100/133	128	64	50%	12	15	1.35	130 Cu
C5X (Nehemiah)	1-1.4 GHz	133	128	64	100%	16	20	1.4-1.45	130 Cu
C5XL (Nehemiah)	1-1.4 GHz	133	128	64	100%	16	20	1.4-1.45	130 Cu
C5P (Nehemiah)	1-1.4 GHz	133	128	64	100%	16	20	1.4-1.45	130 Cu
C7-M (Esther C5-J)	1.5-2.0 GHz	400	128	128	100%	16	20	0.9-1.1	90 SOI
C7 (Esther C5-J)	1.5-2.0 GHz	400-800	128	128	100%	16	20	0.9-1.1	90 SOI

[編集] ダイサイズ比較

プロセッサ	L2 キャッシュ (k)	ダイサイズ 130 nm (mm2)	ダイサイズ 90 nm (mm2)
C3 / C7	64/128	52	30
Athlon XP	256	84	N/A
Athlon 64	512	144	84
Pentium M	2048	N/A	84
P4 Northwood	512	146	N/A
P4 Prescott	1024	N/A	110

64KBという少量のL2キャッシュを持つAMDのDuron（180nm Morganコア・106mm²）でさえ、130nmプロセスにシュリンクするとダイサイズはまだ76mm²もある。VIAのx86コアはもっとも小さくかつ安価に製造できることがはっきりと分かる。この表を見ると、4つのC7コアは90nmプロセスの1コアのPentium 4と同じコストで製造できると思われる。

[編集] 設計方法論

絶対的な性能やクロックではインテルやAMDが販売しているx86 CPUよりも遅いが、VIAのチップはそれよりもはるかに小さく、安価に製造でき、かつ省電力である。このことによって組み込みシステム市場では大変魅力的であると同時にノートパソコン向けとしても魅力である。

インテルはPentium 4で厳しい温度管理問題に直面している一方で、VIAは製造プロセスを変更してダイをシュリンクすることで、自分たちのチップの動作周波数を上げ続けることができる。

このような機能拡張が行われているため、VIAと競合のx86チップとの間のパフォーマンスギャップは小さくなりはじめている。競合製品はVIAの設計方針とは逆に走ってしまったが、VIAの設計チームにが下したいくつかの設計上のトレードオフは研究の価値がある。

[編集] C3

メモリ性能は多くのベンチマークで性能を左右する要因であるので、VIAプロセッサは様々な機能強化の中でも、大きなL1キャッシュと大きなTLB、積極的なプリフェッチを実装している。これらの機能はVIA独自のものではないが、ダイサイズを抑えるためにメモリアクセスの最適化の機能を削減することはしなかった。事実、128KBあるL1キャッシュは常にCentaur/VIA設計の一つの特徴となっている。
クロック周波数は、一般的な言葉では1サイクル当たりに処理できる命令数が増加する以上のものとして捉えられている。アウト・オブ・オーダー実行のような複雑な機能はわざと実装していない。なぜなら、クロック周波数を高めにくくなったり、余分なダイサイズ増加や消費電力の増加など影響を与え、その割にいくつかの種類のアプリケーションではほとんどパフォーマンスは上がらないからである。内部ではC7はパイプラインステージ数は16ある。
パイプラインは、x86命令の中でもよく使われるレジスタ～メモリ間、メモリ～レジスタ間の形式の命令は、1クロックで実行できるように調整されている。いくつかのよく使われる命令は、他のx86プロセッサと比較してほとんどクロックを必要としない。
あまり使われないx86命令はマイクロコードで実装されるか他の命令でエミュレートされている。これによりダイサイズが節約でき、消費電力が抑えられている。実際に使われている主要なアプリケーションでの影響は最小限である。
これらの設計方針は元々のRISCの主張から派生したものである。つまり、より小さな命令セット、よりよい最適化がCPU全体の性能を速くすることにつながる。

[編集] C7

C3 Nehemiahから進化したC7 Esther（エスター）では、VIA/Centaurはトランジスタと消費電力に制限を設けるとは反対に、バランスの取れたパフォーマンスを目指して伝統的な手法をとった。
C3シリーズの設計哲学の基本は、もし効果的な「フロントエンド」すなわちプリフェッチやキャッシュ、分岐予測機構などを取り入れたならば、複雑なスーパスカラやアウトオブオーダーを備えたコアに対して、インオーダーのシンプルなコアの方がリーズナブルな性能がでる、というものだった。
この記事に書かれている通り、C7の場合、設計チームはより一層チップの「フロントエンド」、すなわちプリフェッチ機構と同様にキャッシュのサイズやウェイ数、スループットに注力するようになった。
C7のクロック速度は発熱に制約されていないので、インテルやAMDなどとのパフォーマンスの差をますます埋めることに成功している。